News
EnSilica: RISC-V-SoCs mit CHERI-Sicherheitsarchitektur
EnSilica wird das Portfolio von Codasip an 32-Bit- und 64-Bit-CHERI-RISC-V-Prozessoren als Grundlage für die Entwicklung kundenspezifischer ASICs bzw. SoCs nutzen.
© AEEmobility