News
HighTec: ASIL-D-zertifizierter C/C++-Compiler
Zertifizierung des C/C++-Compilers von HighTec fördert die hybride Entwicklung sicherheitskritischer Automotive-Software für AURIX TC4xx und TC3xx bis ASIL D.
Entwicklungs-Tools
News
Tasking: Timing-Analyse um Software-Tracing erweitert
SWAT von Tasking ermöglicht die Timing-Analyse von Embeddewd-Software auch ohne Hardware-Trace-Unterstützung durch MCUs.
News
IAR: ARM-Toolchain unterstützt Zephyr RTOS
IAR-Toolchain für Arm Version 9.70 unterstützt jetzt auch das Open-Source-Echtzeitbetriebssystem Zephyr für sicherheitskritische Embedded-Anwendungen.
News
IAR: Neue Entwickungs-Toolchains für Renesas-MCU-Architekturen
Erweiterte Unterstützung durch neue Tool-Chains für die Embedded-Entwicklung mit Renesas MCUs RX, Version 5.20 und RL78, Version 5.20.
News
Siemens: EDA-Tools mit generativer KI und KI-Agenten
Siemens hat ein neues EDA-KI-System für Halbleiter- und Leiterplatten-Designumgebungen entwickelt. Es bietet generative und agentenbasierte KI-Funktionen, die umfassende Anpassungsmöglichkeiten und eine nahtlose Integration über den gesamten EDA-Workflow hinweg bereitstellen.
News
Rosenberger: Entwicklungsplattform für kontaktlose High-Speed-Verbindungen
Das Evaluation Board von Rosenberger ermöglicht einen unkomplizierten Einstieg in die RoProxCon-Technik zur Übertragung von Energie und Hochgeschwindigkeitsdaten.
News
Lauterbach: Debug- und Trace-Unterstützung für PX5 RTOS
Die TRACE32-Entwicklungstools von Lauterbach unterstützen jetzt das Echtzeitbetriebssystem von PX5.
News
Toyota: Skalierbare Softwareplattform für SDVs
Die Software-Plattform Arene, die die Entwicklung und Anwendung hardwareunabhängiger Automobilfunktionen ermöglicht, debütiert im neuen Toyota RAV4.
News
Lauterbach: Cloud-basierte Debugging-Umgebung für virtuelle NXP-Cores
In Kooperation mit NXP, AWS und Synopsys hat Lauterbach eine virtuelle Entwicklungslösung mit Debug- und Profiling-Funktionen für SDV-Anwendungen realisiert.
Exklusiv
Immer weniger Halbleiterprojekte werden erfolgreich abgeschlossen
Mehr Integration und die reine Verkürzung der Laufzeit einer Verifikationsumgebung reichen nicht mehr aus, um Chip-Designs erfolgreich abzuschließen, sagt Siemens EDA und will mit der neuen KI-basierten Tool-Suite Questa One die Lücke schließen.