Die Zahl der ASIC-Projekte, die auf Anhieb zu funktionierendem Silizium führen, geht seit Jahren drastisch zurück. Waren es 2020 noch knapp ein Drittel der Projekte, so sank der Anteil bis 2022 auf 24 %. Im Jahr 2024 sackte der Anteil nochmals deutlich auf 14 % ab.
Nicht viel besser sieht es bei FPGA-Designs aus. Zwar fiel der Rückgang des Anteils der auf Anhieb fehlerfreien FPGA-Projekte im gleichen Zeitraum nicht ganz so drastisch aus wie bei den ASICs, allerdings war auch das Ausgangsniveau niedriger: 2020 waren 17 % der abgeschlossenen FPGA-Projekte auf Anhieb fehlerfrei. Dieser Anteil sank 2022 auf 16 % und lag 2024 nur noch bei kläglichen 13 %, wie eine Studie der Wilson Research Group mit 600 Teilnehmern (nicht nur Siemens-Kunden) ergab.
Angesichts von Kosten, die bei komplexen SoCs/ASICs-Designs und Strukturgrößen von zwei Nanometern bereits die 500-Millionen-US-Dollar-Marke überschreiten und beim Übergang zum 1-nm-Fertigungsprozess sogar die Schallmauer von 1.000 Millionen US-Dollar durchbrechen können, eine kaum tragbare Entwicklung.
Verschärft wird die Situation der Halbleiterunternehmen durch den Fachkräftemangel, der laut SIA dazu führen könnte, dass bis 2030 67.000 Stellen in der Halbleiterindustrie unbesetzt bleiben.
Siemens EDA will mit der Verifikationsumgebung Questa One die immer größer werdende Produktivitätslücke schließen.
Dabei geht es nicht nur um die enge Integration der zahlreichen und vielfältigen Werkzeuge, die Siemens mit der Übernahme von Mentor Graphics im Jahr 2017 und den zahlreichen Folgeakquisitionen in sein Portfolio aufgenommen hat, oder um eine reine Erhöhung der Ausführungsgeschwindigkeit der Simulationssoftware, wie Abhi Kolpekwar anlässlich der Anwenderkonferenz User2User Europe 2025 in München gestern betonte.
Vielmehr, so der Vice President & General Manager Digital Verification Technologies bei Siemens EDA, gehe es um eine grundlegende Produktivitätssteigerung durch KI-gestützte Automatisierung, vorausschauende Analyse und nahtlose Workflow-Konnektivität.
Die ab Juni 2025 verfügbare, gemeinsam mit Schlüsselkunden entwickelte und in der Praxis getestete Tool-Suite, die diesen Ansatz in allen Teilen verfolgt, umfasst vier Tools: Den Simulator Questa One Sim, das Codeanalysetool Questa One SFV, das Abdeckungsanalysetool Questa One Verification IQ und Questa One Avery VIP.
- Questa One Sim kombiniert funktionale Simulation und Fehlersimulation und vereint unter einer einheitlichen Bedien- und Debug-Oberfläche Simulation auf RTL- und Gatterebene sowie DFT-Funktionalität mit einer laut Kolpekwar bisher unerreichten Performance, die 50-mal höher sein soll als bei herkömmlichen Testbench-Solvern.
- Questa One SFV ermöglicht die Verifikation des Designs ohne Testbench („stimulus free verification“) und vereint statische und formale Analyse sowie KI-gestützte Automatisierung unter einem Dach.
- Questa One Verification IQ ist eine Lösung für die Abdeckungsanalyse, die generative, analytische und präskriptive KI nutzt, um schneller und mit weniger Arbeitsaufwand zum Verifikationsabschluss zu gelangen.
- Questa Avery VIP bietet KI-gesteuerte Debugging- und Coverage-Analysefunktionen auf Protokollebene mit Compliance Test Suites (CTS) zum Testen von Standardschnittstellen. Das Tool unterstützt auch 3D-ICs und Chipsätze sowie einzelne IPs bis hin zu komplexen SoCs, wobei Simulation und Emulation nahtlos integriert sind.
Die Verbesserungen der Tools sind vielfältig, sodass hier nur einige herausgegriffen werden können:
- Komplett überarbeitete Engines, die deutlich mehr Geschwindigkeit und Komfort bieten.
- ML-Algorithmen können die individuelle Vorgehensweise des Anwenders analysieren und auf dieser Basis die wahrscheinlich als Nächstes zu verwendenden Schritte/Befehle/Menüpunkte vorschlagen.
- Vorhandenes Anwender-Know-how, z.B. in Form von Designs und Testbenches sowie deren jeweilige Revisionen, kann für das Training der integrierten ML-Engine genutzt werden, um Designer mit Unternehmens-IP während des Designs zu unterstützen. Die Daten verbleiben beim Anwender.
- Siemens hat sein umfangreiches EDA-Know-how (Application Notes u.v.m.) auch für das Training verschiedener KI-Assistenten genutzt.
- KI-basierte Assistenten analysieren die Testbenches und schlagen vor, mit welchen begonnen werden sollte, um schneller erste Ergebnisse bei Regressionstests zu erhalten.
- Alle Werkzeuge können mit einer Lizenz genutzt werden.
- Avery VIP ermöglicht es, die reale Softwareanwendung als Stimulus für den Simulator zu verwenden.
- System-Level-Inserts können automatisch aus einer Designspezifikation im PDF-Format generiert werden.
Nach Angaben von Siemens EDA sind die Werkzeuge so konzipiert, dass die Anwender ihre über die Jahre erworbene Arbeitsweise weiter nutzen können. Die Software ist rückwärtskompatibel. Wer möchte, kann die neueren Funktionen schrittweise hinzufügen oder von Anfang an nutzen.
Zu den ersten Anwendern von Questa One gehören ARM, MediaTek, Microsoft und Rambus. Für die Zukunft kündigte Abhi Kolpekwar Questa Prime an, ohne Details zu nennen. Nur so viel: Die Software wird noch einmal andere bzw. zusätzliche Engines als Questa One nutzen. (jr)
