Designtools für verbesserte Hardwaresicherheit von RFETs

Mit e-beam Probing aufgenommenes Bild einer programmierten Inverterkette eines Field Programmable Gate Array (FPGA). (© Fraunhofer IMWS)

Im Projekt »DI-ReDesign« arbeiten sieben Partner aus Industrie und Forschung (Fraunhofer IMWS, GLOBALFOUNDRIES, NaMLab, Ruhr-Universität Bochum, TU Berlin und Universität Bremen) an einem zentralen Zukunftsthema der Mikroelektronik: dem sicheren und effizienten Design integrierter Schaltungen auf Basis rekonfigurierbarer Transistoren (RFETs). Ziel ist es, neue Open-Source-Werkzeuge und Designbibliotheken bereitzustellen, die speziell auf RFETs zugeschnitten sind und sowohl Leistungsfähigkeit als auch Sicherheit moderner Chips deutlich verbessern.

Die Entwicklung anwendungsspezifischer Chips stellt hohe Anforderungen an Funktionalität, Energieeffizienz und Zuverlässigkeit – zunehmend aber auch an die Resilienz gegenüber Manipulationen und Angriffen. RFETs bieten hier großes Potenzial: Sie lassen sich flexibel rekonfigurieren, arbeiten energieeffizient und ermöglichen kompaktere Designs. Zudem bieten sie strukturelle Vorteile für die Hardware-Sicherheit, da ihr Aufbau Manipulationsversuche erschwert.

Das Fraunhofer IMWS bringt im Projekt seine Expertise im Bereich Chip-Resilienz ein. Mit hochauflösenden elektronenmikroskopischen Verfahren analysieren die Forschenden potenzielle Schwachstellen in RFET-basierten Schaltungen. Dabei werden sowohl Seitenkanal-Angriffe als auch direkte physikalische Eingriffe simuliert und bewertet. Erkenntnisse daraus fließen in das Design sicherer Schaltungsblöcke ein, die im Rahmen des Projekts entstehen. (oe)

Originalmeldung