Auf der IEDM 2023 zeigt Intel vertikal gestapelte komplementäre Feldeffekttransistoren (CFET) mit einem skalierten Gateabstand von bis zu 60 Nanometern (nm) in Kombination mit Rückseitenstromversorgung und direktem Rückseitenkontakt. Intels erste Implementierung der Rückseitenstromversorgung »PowerVia« soll nach Unternehmensangaben 2024 fertigungsreif sein. Zum hat Intel Wege zur weiteren Skalierung der Rückseitenstromversorgung über PowerVia hinaus aufgezeigt und die dafür wichtigsten Prozessfortschritte genannt.
Den Schwerpunkt legt Intel bei der Veranstaltung auf Leistungsverbesserungen und den Aufbau eines praktikablen Pfades zu 300 mm GaN-on-Silicon-Wafern. Das Unternehmen macht Fortschritte bei der Prozessintegration von Silizium und GaN. Intel hat die Eignung der leistungsstarke integrierte Large-Scale-Schaltungslösung »DrGaN« für die Stromversorgung demonstriert und gezeigt, dass diese Technik gut funktioniert und eventuell die Basis für neue Stromversorgungslösungen dienen kann, die mit den Anforderungen künftiger Computer Schritt halten.
Intel stuft 2D-Kanal-Materialien aus Übergangsmetalldichalcogenid (TMD) als einzigartige Möglichkeit für die Skalierung der physikalischen Gate-Länge von Transistoren unter 10 nm ein. Auf der IEDM 2023 wird Intel Prototypen hochbeweglicher TMD-Transistoren sowohl für NMOS (Metalloxid-Halbleiter mit n-Kanal) als auch für PMOS (Metalloxid-Halbleiter mit p-Kanal), den Schlüsselkomponenten von CMOS, vorstellen. Intel wird außerdem den weltweit ersten 2D-TMD-PMOS-Transistor mit GAA (Gate-All-Around) und den weltweit ersten entsprechenden Transistor vorstellen, der auf einem 300-mm-Wafer gefertigt wurde.
Das Unternehmen hofft mit den neuen Fortschritten eine Entwicklung der Transistordichte entsprechend des Mooreschen Gesetzte in den nächsten Jahren fortschreiben zu können. (jr)
