Das gemeinsam von Cadence und Arm realisierte Referenzdesign, das zunächst für fortschrittliche Fahrerassistenzsysteme (ADAS) gedacht ist, spezifiziert eine skalierbare Chiplet-Architektur und bietet einen Standard für die Interoperabilität von Chiplet-Schnittstellen. Dies soll die Zusammenarbeit in der Branche fördern und eine heterogene Integration ermöglichen.
Die Lösung basiert auf der neuesten Generation des AE-IPs von Arm (Automotive Enhanced) und Cadence IP aufgebaut. Die komplementäre Software-Stack-Entwicklungsplattform wird als digitaler Zwilling der Hardware bereitgestellt, der mit dem Softwarestandard der SOAFEE-Initiative konform ist, so dass die Softwareentwicklung beginnen kann, bevor die Hardware verfügbar ist, und eine anschließende Validierung der Systemintegration möglich ist.
Cadence hat u.a. die Komponenten Helium, Universal Chiplet Interconnect Express, die NPU-IP (Neo), das NeuroWeave-SDK für Maschinelles Lernen und DSP-Technik zur gemeinsamen Lösung beigesteuert. (jr)
