Das Fraunhofer IPMS hat einen Prozessor entwickelt, der auf der offenen RISC‑V Befehlsarchitektur basiert. Der EMSA5 ist ein 32-Bit Prozessor mit fünfstufiger Pipeline für Embedded- und Sicherheitsanwendungen. Für letzteres verfügt der IP-Core über eine ASIL D ready Zertifizierung nach der ISO 26262.
Das Know-how des Entwicklungsteams am Fraunhofer IPMS über das RISC-V-Ökosystem wird außerdem in Forschungsprojekten genutzt und weiterentwickelt:
Das Anfang des Jahres 2023 gestartete Projekt Tristan hat zum Ziel, wesentliche Komponenten in industrieller Qualität bereitzustellen. Das schließt sowohl elektronische Design-Automatisierungswerkzeuge (EDA) als auch den gesamten Software-Stack ein.
Das Fraunhofer IPMS wird im Projekt mit weiteren Partnern ein Open Source Trace-Modul für Embedded-RISC-V-Prozessoren auf Basis von geeigneten Spezifikationen entwickeln. Dieser Trace-IP wird zusammen mit dem RISC-V-Prozessor EMSA5 und einem TSN-fähigen Ethernet-Endpunkt-IP in einen Demonstrator integriert, um störungsfreies Tracing bei gleichzeitiger Nutzung der Schnittstelle durch die Anwenderapplikation auf dem Prozessor zu demonstrieren. (jr)
