Medienspiegel
Video: Optimale Performance durch kundenspezifische RISC-V-Lösungen
Mitschnitt des Kurzvortrags „Solving the RISC-V puzzle – Optimal performance with zero risk“ von Ron Blacks auf dem RISC-V Summit 2024.
RISC-V
Technologie-Radar
240 Mio. Euro für digitale Autonomie bei HPC und AI in der EU
Das auf drei Jahre ausgelegte EU-Projekt DARE SGA1 soll einen vollständig europäischen HW/SW-Stack für HPC und KI aufbauen.
News
Tasking: Tool-Unterstützung für virtuellen RISC-V-Prototyp von Infineon
Die Compiler und Debugger von Tasking unterstützen den neuen RISC-V-Prototyp von Infineon vollständig.
News
Lauterbach: Debugging-Tool für virtuellen Infineon-RISC-V-Prototyp
Die TRACE32-Entwicklungswerkzeuge von Lauterbach unterstützen jetzt den virtuellen RISC-V Prototypen von Infineon.
English Content
Infineon: Automotive MCUs based on RISC-V
Virtual prototype and a starter kit for Infineon’s new RISC-V MCU family now enable software development even before the hardware is available.
Branchen-News
Infineon: Automotive-MCUs auf Basis von RISC-V
Virtueller Prototyp und ein Starter-Kit für neue RISC-V-MCU-Familie von Infineon ermöglichen Softwareentwicklung ab sofort noch bevor die Hardware verfügbar ist.
News
Quintauris: RISC-V-Profil für Echtzeitanwendungen
Das RISC-V-Profil RT-Europa wurde speziell für sicherheitskritische Echtzeitanwendungen im Automobil entwickelt.
News
News
HighTec: C/C++ Compiler Suite unterstützt ISO 26262-zertifizierte RISC-V-Kerne von Andes
Der Compiler basiert auf der Open-Source-Technik LLVM (Low Level Virtual Machine) und gewährleistet eine optimale Nutzung der Leistung der Andes RISC-V-Kerne
English Content
Lauterbach and Kernkonzept: Development of virtualized RISC-V systems on QUEMU
Through this collaboration, developers can now debug and trace the complete software stack including L4Re hypervisor and VMs on the Generic RISC-V Virtual Platform.