EnSilica wird das Portfolio von Codasip an 32-Bit- und 64-Bit-CHERI-RISC-V-Prozessoren als Grundlage für die Entwicklung kundenspezifischer ASICs bzw. SoCs nutzen. Dies haben die Unternehmen im Rahmen einer strategischen Partnerschaft vereinbart.
Diese sicheren SoC-Plattformen werden Verarbeitungs-, PQC- und klassische Verschlüsselungshardware sowie maßgeschneiderte analoge und digitale Funktionen integrieren, um den genauen Anforderungen der jeweiligen Endanwendung gerecht zu werden.
CHERI (Capability Hardware Enhanced RISC Instructions) ist eine transformative Hardware-Sicherheitsarchitektur. Sie wurde entwickelt, um Sicherheitslücken im Speicher – eine der wichtigsten Ursachen für moderne Cyberangriffe – zu minimieren. CHERI bietet eine fein abgestufte Kompartimentierung (Isolation), um die Robustheit und Widerstandsfähigkeit von Software zu erhöhen.
Laut Codasip wird die Partnerschaft dazu beitragen, das volle Potenzial der 32-Bit- und 64-Bit-CHERI-RISC-V-CPUs des Unternehmens auszuschöpfen. Die Prozessoren wurden gemäß den Normen ISO 26262 für funktionale Sicherheit und ISO 21434 für Cybersicherheit entwickelt. Sie verfügen über ein komplettes Ökosystem, das eine CHERI-Toolchain, CHERI Linux und CHERI RTOSes umfasst. Die Kombination dieser Komponenten mit der ASIC-Expertise von EnSilica soll die Einführung von CHERI-basierter Sicherheit in missionskritischen Anwendungen beschleunigen. Zur zeitlichen Roadmap bzw. Verfügbarkeit erster Produkte gaben die Partner keine Informationen. (jr)
