Der VP1902 bietet 18,5 Mio. Logikzellen für eine 2X2 höhere programmierbare Logikdichte und eine 2X4 aggregierte I/O-Bandbreite im Vergleich zur vorherigen Generation des Virtex UltraScale+ VU19P FPGA.
Der Chiplet-basierter Baustein nutzt die Versal-Architektur, einschließlich des programmierbaren Network-on-Chip, um ein bis zu 8X5 schnelleres Debugging im Vergleich zur vorherigen Generation des VU19P FPGA zu ermöglichen.
Die Komponente wird ab dem dritten Quartal an Early-Access-Kunden ausgeliefert und soll in der ersten Hälfte des Jahres 2024 in Produktion gehen. (jr)
