News
Quintauris: RT-Europa-Plattform mit Microsar-Classic-Stack
Software-Stack MICROSAR Classic von Vector wird in die RT-Europa-Plattform von Quintauris integriert. Gemeinsame Lösung auf der CES zu sehen.
RISC-V
News
Infineon: FPGA-Evaluation-Kit unterstützt Hyperram
Das AMD SCU35 Evaluation Kit baut auf den AMD Spartan UltraScale+-FPGA-Baustein auf und kann mit pseudostatischen RAM-Speicher von Infineon betrieben werden.
News
Quintauris: Referenzarchitektur für Echtzeit-RISC-V-Anwendungen
Die RISC-V-Referenzarchitektur RT-Europa-Plattform bietet eine standardisierte Grundlage für die Entwicklung und Integration von RISC-V-Prozessoren in Echtzeitanwendungen.
English Content
Quintauris and IAR launch partnership for secure RISC-V software
Both companies are combining their technologies to provide a powerful and security-focused RISC-V development environment for automotive real-time applications.
Branchen-News
Quintauris und IAR starten Partnerschaft für sichere RISC-V-Software
Beide Unternehmen bündeln ihre Technologien, um eine leistungsfähige und sicherheitsorientierte RISC-V-Entwicklungsumgebung für Automotive-Echtzeitanwendungen bereitzustellen.
Branchen-News
RISC-V: HighTec und Quintauris schließen Partnerschaft
HighTec EDV-Systeme und Quintauris arbeiten zusammen, um mit sicheren Compiler-Tools und offenen RISC-V-Plattformen die Entwicklung voranzutreiben.
News
Lauterbach: Unterstützung für Tenstorrent Automotive RISC-V SoCs
Mit TRACE32-Tools unterstützt Lauterbach die Entwicklung, das Debugging und das Tracing von Tenstorrents leistungsstarken TT-Ascalon-basierten SDV- und KI-SoCs.
News
Lauterbach: Quintauris-Referenzplattform mit integrierten TRACE32-Tools
Lauterbachs TRACE32-Tools werden in die Quintauris RISC-V-Referenzplattform integriert, um Entwickler sicherheitskritischer Anwendungen mit Debugging-, Trace- und Systemanalysewerkzeugen zu unterstützen.
Branchen-News
Quintauris: Partnerschaft mit Everspin bei Integration von MRAM
Quintauris und Everspin Technologies integrieren die MRAM-Technologien von Everspin in die Referenzarchitekturen und Echtzeitplattformen von Quintauris.
News
EnSilica: RISC-V-SoCs mit CHERI-Sicherheitsarchitektur
EnSilica wird das Portfolio von Codasip an 32-Bit- und 64-Bit-CHERI-RISC-V-Prozessoren als Grundlage für die Entwicklung kundenspezifischer ASICs bzw. SoCs nutzen.