Siemens: Tessent-Erweiterung vereinfacht und beschleunigt den DFT-Prozess beim Chipdesign

Tessent RTL Pro erweitert die Designbearbeitungsfunktionen des Tessent-Portfolios von Siemens Digital Industries Software und automatisiert die Analyse und das Einfügen von Testpunkten, Wrapper-Zellen und X-Bounding-Logik zu einem früheren Zeitpunkt im Designablauf. Das Tool ist in der Lage, komplexe Verilog- und SystemVerilog-Konstrukte zu verarbeiten, wobei das Aussehen und die Haptik des ursprünglichen RTL-Designs erhalten bleiben.

Die neue Lösung arbeitet mit den Tessent DFT-Tools von Siemens zusammen. Tessent RTL Pro ermöglicht die Analyse der RTL-Komplexität und ihrer Anpassungsfähigkeit für das Einfügen von Testpunkten. Dabei wird bewertet, ob die RTL-Struktur effizient bearbeitet werden kann, was ein entscheidender Faktor beim Hinzufügen von Testpunkten im gesamten Design ist. Diese innovative Funktion kann Anwendern dabei helfen, die Durchlaufzeit ihres Designs zu verkürzen und die Markteinführung zu beschleunigen. (jr)

Link zur Langversion der Meldung