In einem neuen, kostenlosen Webinar von Lauterbach, das in Zusammenarbeit mit Siemens EDA stattfindet, erhalten die Teilnehmer wertvolle Einblicke, wie Prozessor-Traces zur Optimierung von Software und Anwendungen in der Entwicklung eingebetteter Systeme mit RISC-V-Prozessoren genutzt werden können.
Das Webinar bietet eine exklusive Gelegenheit, sich intensiv mit dem RISC-V Efficient Trace (E-trace) Standard auseinanderzusetzen und zu erfahren, wie dieser Entwicklern bei der Fehlersuche und Optimierung von Code hilft. Außerdem wird gezeigt, wie die TRACE32 Debug- und Trace-Tools von Lauterbach optimal eingesetzt werden können, um detaillierte Einblicke in ein RISC-V SoC mithilfe von Tessent Embedded Analytics zu gewinnen. (oe)
Interessierte können sich für eine der Live-Webinar-Sitzungen am Dienstag, den 8. Oktober registrieren.
Zur Registrierung (Europe 11am CEST)
To the registration (USA 9am PDT)
